Title of Invention: Display Controlling Apparatus

Publication Number: Japanese Patent Application Laid-open

Sho 60 No. 257491

Publication Date: December 14, 1985 Priority Country: Japan

Application Number: Japanese Patent Application Sho 59 No. 113422

Application Date: June 1, 1984

Applicant: Panafakomu (0 ← number of other applicants)

Inventor: Yoji HASHIMOTO (2 ← number of other inventors)

Int. Cl⁴.: G 09 G 1/06, G 06 F 3/14

Configuration:

Fig. 2 shows a schematic circuit diagram illustrating an example of a display controlling apparatus. In Fig. 2, pattern memories 4 and 5 are four-bit memories storing a background pattern. Shift resistors 6 and 7 are four-bit shift resistors for repeatedly outputting the patterns of the loaded content of the pattern memories 4 and 5. Flip-flop 8 is for providing pattern selection signal whose output is reversed by horizontal synchronizing signal into and-gates 12 and 13 and initialized by vertical synchronizing signal. Area judgement circuit 9 is for judging areas for four windows. When it is judged that one of scanned areas belongs to one of the windows, window video data is output by way of or-gate 11 from and-gate 14 by way of or-gate 10. Fig. 3 illustrates operation of the display controlling apparatus of Fig. 2. Fig. 3, "0100" is set for the pattern memory 4 while "0001" is set for the pattern memory 5, respectively. First, as the flip-flop 8 is initialized by a vertical synchronizing signal and display from above-left side of the screen starts, output of the flip-flop 8 becomes logic "1" for the and-gate 12 while it becomes logic "0" for the and-gate 13. In this while, if yes/no judgement of the area judgement circuit 9 for existence of window is "No", output of the or-gate 10 becomes logic "0". As the result, among the and-gates 12 to 14, the and-gate 12 alone outputs pattern data according to raster scanning, thus repeated pattern of "0100"

is displayed on the first raster on the screen as shown in Fig. 3. As the process enters into the second raster, output of the flip-flop is revered due to the horizontal synchronizing signal, this time, among the and-gates 12 to 14, the and-gate 13 alone outputs the pattern data according to raster scanning, thus repeated pattern of "0001" is displayed on the second raster on the screen as shown in Fig. 3. However, in the fifth bit for the fourth raster as shown in Fig. 3, when the raster scanning enters the window area, judgement for yes/no of existence of the window is switched from "No" to "Yes", which results in switching of output from or-gate 10 from logic "0" to logic "1". As the result, the and-gates 12 and 13 are inhibited while the and-gate 14 alone outputs the window video data according to the raster scanning this time, thus the window is displayed on the screen.

Fig. 2 Fig. 3 Bus Q AP 7>1 0 0 0 水平用期信号 Horizontal Synchronizing Signal **生**直向性的 Vertical 領政 Synchronizing Window Data Signal ウィッドフビデオ・データ

4, 5: Pattern Memory

Window Video Data

- 6, 7: Shift Resistor
- 9: Area Judgement Circuit
- 10, 11: Or Gate
- 12, 13, 14: And Gate

19日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-257491

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和60年(1985)12月19日

G 09 G 1/06 G 06 F 3/14

7923-5C 7622-5B

審査請求 有 発明の数 1 (全3頁)

❷発明の名称 表示制御装置

> ②特 願 昭59-113422 願 昭59(1984)6月1日 22出

砂発 明 者 楀 本 79発明 者

洋 冒 大和市深見西4丁目2番49号 パナフアコム株式会社内

⑫発 明 者

五十川 松沼

孝夫 大和市深見西4丁目2番49号 パナフアコム株式会社内

大和市深見西4丁目2番49号 パナフアコム株式会社内

⑪出 願 人

直

大和市深見西4丁目2番49号

外1名

パナフアコム株式会社 70代 理 弁理士 長谷川 文廣

> 明 133

1. 発明の名称

表示制御装置

2. 特許請求の範囲

ビット・マップ構造のビデオ・メモリから複数 枚のウインドウを切り出して西浦上に表示するマ ルチ・ウインドウの表示制御装置において、指定 された一定のパターンの繰り返しパターンを発生 する背景パターン発生手段を備え、ウインドウが 表示されない背景画面の領域に対して上記背景パ ターン発生手段で発生した繰り返しパターンを表 示するようにしたことを特徴とする表示制御装置。 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、ピット・マップ構造のビデオRAM から複数枚のウインドウを切り出してCRTディ スプレイに表示し、該ウインドウが表示されない 背景画面上に一定の繰り返しパターンを表示する ようにした表示制御装置に関するものである。

【従来の技術】

第1図はビット・マップ構造のビデオRAMを 備えたCRTディスプレイを説明する図であり、 1 はビデオRAM、 2 は表示制御装置、 3 は画面 をそれぞれぶしている。

第1図図示の如きピット・マップ構造のビデオ RAM1を備えたCRTディスプレイでは、画面 3上に任意の大きさの矩形領域(ウィンドウ)を 定義し、それぞれに別々の情報を表示するマルチ ・ウインドウ表示方式が採用されている。

マルチ・ウインドウの背景(図示斜線部)は、 全白や全黒、中間調等で表示され、従来、ソフト ウエアにより処理されていた。具体的には、…定 のパターンをビデオRAM1の残りの表示領域に むき込むことにより、費き込まれたビデオRAM 1の内容に従って背景の表示をも行うようにして いた。

(発明が解決しようとする問題点)

しかしながら、上述の如き従来の技術では、ゥ インドウの表示領域の変更に伴う背景の作成が多 量であるため、ウインドウ表示制御の速度を向上させることが難しく、また、ビデオRAMIにおいては、背景用としての領域を確保するため、それだけ容量の大きなものを必要としていた。

本発明は、上記の考察に基づくものであって、 ウィンドウ表示制御における背景処理の高速化を 図ると共に、背景用ビデオRAMの要らない表示 制御装置を提供することを目的とするものである。 【問題点を解決するための手段】

そのため本発明の表示制御装置は、ビット・マップ構造のビデオ・メモリから複数枚のウインドウを切り出して画面上に表示するマルチ・ウィンドウの表示制御装置において、指定された一定のパクーンの繰り返しパクーンを発生する背景パクーン発生手段を確え、ウインドウが表示されない背景画面の領域に対して上記背景パターン発生手段で発生した様り返しパクーンを表示するようにしたことを特徴とするものである。

(作用)

本発明は、上述の如き手段を備えることにより、

(実施例)

以下、本発明の実施例を図面を参照しつつ説明する。

第2図は本発明の1実施例構成を示す図、第3 図は背景のパクーン設定例を示す図である。図に おいて、4と5はパターン・メモリ、6と7はシ フト・レジスタ、8はフリップ・フロップ、9は 領域判定回路、10と11はオア・ゲート、12ないし

14はアンド・ゲートをそれぞれぶしている。

第2図において、パクーン・メモリ4と5は背野のパクーンが格納される4ピットのメモリるとりであり、シフト・レジスタ6と7は水平同期信号にれ、リパクーン・メモリ4と5の内容がロードのようのパクーンを繰り返し出力する4ピットののはカーンを繰り返し出力する4ピットののは、フト・レジスタである。フリップ・フロップ8は信号で出力が反転するが、連直同路9はは、サート11と通びがいずれかのウィンドウの領域がいずれかのウィンドウの領域がいずれかのウィンドウの領域がいずれかのウィンドウの領域がいずれかのウィンドウの領域がいずれかのウィンドウの領域がいずれかのウィンドウート10を通してアンド・ゲート11を通して出力する。

次に、第3図図示のパターン設定例を参照しつつ第2図図示の表示制御装置の動作を説明する。 ここで、背景のパターンとしては、第3図図示の 如く、パターン・メモリ4には「0100」、パ ターン・メモリ5には「0001」がそれぞれ設

定されるものとする。まず、フリップ・フロップ 8 が垂直同期信号で初期化され、画面左上からの 表示が開始されると、フリップ・フロップ 8 の出 力(パターン選択信号)は、アンド・ゲート12に 対する出力が論理「1」となり、アンド・ゲート 13に対する出力が論理「0」となる。またこのと き領域判定回路9におけるウインドウの有無の判 定が「無」であれば、オア・ゲート10の出力は論 理「0」となる。その結果アンド・ゲート12ない し14において、アンド・ゲート12のみがラスタ走 **汽に従ってパターン・データを出力し、画面上の** | | ラスタ目には第3図図示の如く「0100」の 繰り返しパターンを表示する。そして、次の2ラ スタ目に入るときには、水平同期信号によりフリ ップ・フロップ8の出力が反転するため、今度は、 アンド・ゲート12ないし14において、アンド・ゲ ート13のみがラスタ走査に従ってパターン・デー クを出力し、西面上の2ラスタ目には第3図図示 の如く「0001」の繰り返しパターンを表示す る。続いて、3ラスタ目、4ラスタ目へと移って

特開昭60-257491(3)

行くに従って同様の動作を繰り返し、奇数ラスタ目には「0 1 0 0 0 0 1 1 の繰り返しパターンを、また偶数ラスタ目には「0 0 0 1 1 の繰り返しパターンを、ターンを表示する。しかし、第 3 図の 4 ラスタ目のようなりで、ラスタ連者がウィンドウの破域に入るとで、領域に対けるウウィンドの場で「1 1 から論理「0 1 から論理「1 1 から論理「0 1 から論理「1 1 なからをといって、アンド・ゲート12と13はインヒビットされ、アンド・ゲート12と13はインヒビットされ、アンド・ゲート12と13はインヒビットされ、アンド・ゲート12と13はインヒビットされ、アンド・ゲート14のみがラスタ連査に従ってウィンドウを表示する。

(発明の効果)


以上の説明から明らかなように、木発明によれば、一方では、パターン・デークをラスタ連査に従って常時焼み出し、他方では、領域判定回路でウインドウの有無を判定し、該判定に従ってパターン・データとウインドウ・ビデオ・データとを切り換えることにより、自動的に背景を表示するように構成したので、簡単なハードウェアを用意

するだけで、背景用としてのビデオRAMを不要 とすると共に、ウインドウ表示制御の高速化を図 ることができる。

4. 図面の簡単な説明

第1図はピット・マップ構造のビデオRAMを 備えたCRTディスプレイを説明する図、第2図 は本発明の1実施例構成を示す図、第3図は背景 のパターン設定例を示す図である。

> 特許出願人 パナファコム株式会社 代理人弁理士 長谷川 文廣 (外1名)



才 3 図

